Modellierung gemischt analog-digitaler Schaltungen mit VHDL 1076-1993

Es wird eine Methodik vorgestellt, welche es erlaubt gemischt analog-digitale Schaltung in einem ereignisgesteuerten Simulator (VHDL IEEE 1076-1993) zu simulieren. Zweck einer solchen Simulation ist nicht die exakte Analyse des analogen Verhaltens. Dieses soll nur soweit nachgebildet werden wie es für die Verifikation der digitalen Schaltungsblöcke notwendig ist. Am Beispiel einer PLL wird gezeigt wie diese Methodik effizient zum Test der digitalen Funktionalität eingesetzt werden kann, da dadurch auch eine Analyse des geschlossenen Regelkreises ermöglicht wird, welcher nur durch die Einbeziehung der analogen Funktionsblöcke in die Simulation erfolgen kann.