Gekoppelte Simulation von VHDL mit virtuellen UI Modellen

Beim Entwurf von digitalen Schaltungen wird deren Funktionsweise mittels Simulation überprüft. Von außerordentlicher Wichtigkeit ist deswegen die Mächtigkeit des eingesetzten Simulationswerkzeugs. Für digitale Designs werden dazu z.B. VHDL Simulatoren verwendet. Diese bieten allerdings nicht die Möglichkeit, interaktiv in die Simulation einzugreifen. Dies ist jedoch notwendig, um interaktive Systeme adäquat simulieren zu können. Der vorliegende Beitrag zeigt einen Ansatz zur Kopplung eines VHDL Simulators mit virtuellen User Interface Modellen. Dadurch erhält der Digitaldesigner ein Werkzeug, um bereits in einem frühen Designstadium eine komplette Systemsimulation durchführen zu können. Besonders im Bezug auf die zunehmende Bedeutung des Rapid Prototyping auch im Hardwaredesign stellt diese Erweiterung eine große Hilfe dar.