Codegenerator zur Erstellung von VHDL-AMS I/O Simulationsmodellen aus IBIS Beschreibungen

Gernot Hueber, Richard Hagelauer

Research output: Chapter in Book/Report/Conference proceedingConference proceedings

Abstract

In dieser Arbeit wird ein Codegenerator vorgestellt, der es erlaubt, IBIS I/O Modelle in VHDL-AMS Modelle zu konvertieren und damit direkt in digital bzw. analog/digital Designs einzubinden
Original languageGerman (Austria)
Title of host publicationInformationstagung Mikroelektronik 2003
Number of pages609
Publication statusPublished - 2003

Fields of science

  • 102005 Computer aided design (CAD)
  • 202 Electrical Engineering, Electronics, Information Engineering
  • 202006 Computer hardware
  • 202018 Semiconductor electronics
  • 202023 Integrated circuits
  • 202027 Mechatronics
  • 202028 Microelectronics
  • 202037 Signal processing

Cite this