Strukturelle und architekturelle Energieoptimierung eines FPGA-basierten Mikrocontrollers für drahtlose Sensornetzwerke

Die zunehmende Verfügbarkeit von Low-Power FPGAs bietet neue Möglichkeiten beim Ent- wurf von Systemen mit strengen Anforderungen an die Leistungsaufnahme, wie es z. B. in drahtlosen Sensornetzwerken der Fall ist. Diese Arbeit beschreibt die Entwicklung und En- ergieoptimierung eines FPGA-basierten drahtlosen Netzwerkknotens im Vergleich zu einem äquivalenten auf einem Mikrocontroller basierenden Knoten. Neben einer Erläuterung der the- oretischen Grundlagen zu FPGAs werden die Leistungsaufnahme dieser und verschiedene Maßnahmen zur Senkung der Verlustleistung erörtert. Dabei werden sowohl architekturelle Optimierungen, also von Seiten des FPGA-Herstellers und bei der Fertigung durchgeführte Optimierungen, als auch strukturelle Optimierungen, also von Seiten des Entwicklers und bei der Konfiguration des FPGAs angewandte Optimierungen, betrachtet. Low-Power FPGAs und deren Umsetzung verschiedener architektureller Maßnahmen werden vorgestellt. Die Implementierung eines drahtlosen Netzwerkknotens mit Hilfe eines FPGAs bildet den Kern der Arbeit. Die Anwendung verschiedener struktureller Optimierungen und die Umset- zung in verschiedenen FPGAs werden erläutert und auf Messdaten beruhend miteinander ver- glichen. Als Referenzsystem gilt ein bestehender auf einem Mikrocontroller basierender Netz- werkknoten. Es wird gezeigt, dass FPGA-basierte Systeme in Hinblick auf die Verlustleistung durchaus konkurrenzfähig zu auf Mikrocontrollern basierenden Knoten sein können und auch Vorteile gegenüber diesen haben.