Abstract
Der vorliegende Beitrag beschäftigt sich mit elektromagnetischen Störfestigkeitsproblemen in Form von „Soft Failure“ in integrierten
Schaltungen aufgrund von Störeinkopplungen in Ein- und Ausgangs-Padzellen aus den VDD Core und IO-Versorgungen im Bereich
des Padframes. Als Testobjekt dient ein speziell entworfener Test-Chip in einer 180-nm-Technologie. Durch eine detaillierte Modellie-
rung der Leitungen/Substrats des Test-ASIC mit entsprechenden RLC-Elementen können die jeweilige Messung mit einer Simulation
verglichen und die Ergebnisse analysiert werden.
| Titel in Übersetzung | Electromagnetic susceptibility of integrated circuits due to electrostatic discharge |
|---|---|
| Originalsprache | Deutsch (Österreich) |
| Seiten (von - bis) | 24-29 |
| Seitenumfang | 6 |
| Fachzeitschrift | e&i Elektrotechnik und Informationstechnik |
| Volume | 135 |
| Ausgabenummer | 1 |
| DOIs | |
| Publikationsstatus | Veröffentlicht - 01 Feb. 2018 |
Wissenschaftszweige
- 102 Informatik
- 202 Elektrotechnik, Elektronik, Informationstechnik
JKU-Schwerpunkte
- Mechatronics and Information Processing
Dieses zitieren
- APA
- Author
- BIBTEX
- Harvard
- Standard
- RIS
- Vancouver