Projektdetails
Beschreibung
Erstellung von Synthese-Bibliotheken für die automatisierte Erstellung von Schaltplänen auf der Abstraktionsebene von Gattern und einfachen Speicherstrukturen auf der Basis eines VHDL-gestützten ASIC-Entwurfsablaufs.
| Status | Abgeschlossen |
|---|---|
| Tatsächliches Beginn-/Enddatum | 24.03.1997 → 09.05.1997 |
Projektbeteiligte
- Johannes Kepler Universität Linz (Leitung)
- AMS (Projektpartner*in)
Wissenschaftszweige
- 202028 Mikroelektronik
- 202023 Integrierte Schaltkreise
- 202027 Mechatronik
- 202018 Halbleiterelektronik
- 202 Elektrotechnik, Elektronik, Informationstechnik
- 102005 Computer Aided Design (CAD)
- 202037 Signalverarbeitung
- 202006 Computer Hardware
JKU-Schwerpunkte
- Digital Transformation