Projektdetails
Beschreibung
Modellbildung, Simulation, Synthese und Verifikation eines asynchronen Receiver/Trans-
mitter-Bausteins zum Einsatz als IP-Komponente bei der ASIC-Integration.
| Status | Abgeschlossen |
|---|---|
| Tatsächliches Beginn-/Enddatum | 01.04.1998 → 30.06.1998 |
Projektbeteiligte
- Johannes Kepler Universität Linz (Leitung)
- Mikron AG (Projektpartner*in)
Wissenschaftszweige
- 202028 Mikroelektronik
- 202023 Integrierte Schaltkreise
- 202027 Mechatronik
- 202018 Halbleiterelektronik
- 202 Elektrotechnik, Elektronik, Informationstechnik
- 102005 Computer Aided Design (CAD)
- 202037 Signalverarbeitung
- 202006 Computer Hardware
JKU-Schwerpunkte
- Digital Transformation